DDR SDRAM, comment garder le contrôle au fur et à mesure de l’évolution des prestations

Les DDR SDRAM sont à la base des prestations les plus avancées des appareils dont on se sert aujourd'hui, des smartphones aux ordinateurs et des consoles de jeux aux serveurs. Sans ces composants électroniques clés, notre vie quotidienne serait très différente. À chaque nouvelle génération de DDR, les avantages augmentent, grâce à une vitesse et à une capacité accrues et à la moindre consommation d'énergie.

Qu'est-ce que la DDR SDRAM

DDR SDRAM est un acronyme pour Double Data Rate Synchronous Dynamic Random Access Memory ("mémoire vive dynamique à accès aléatoire synchrone à débit de données double"), qui indique un type de mémoire RAM. La DDR SDRAM a une largeur de bande plus importante que la bande normale SDRAM, puisqu'elle transmet les données à la fois sur le front montant et sur le front descendant des impulsions d'horloge. Ainsi, la vitesse de transfert est deux fois plus importante, sans augmenter la fréquence du bus de mémoire. Un système DDR a donc une horloge effective double par rapport à celle d'un système basé sur une SDRAM standard.

Plusieurs générations de mémoire SDRAM se sont succédé au fil du temps. En 2003, est arrivée la DDR2 SDRAM, caractérisée par une plus grande vitesse de transfert des données en provenance ou vers l'unité centrale de calcul. En 2007, est venu le tour de la DDR3, avec une vitesse de transfert comprise entre 800 Mbit/s et 1 600 Mbit/s voire plus. Puis, la DDR4 a fait son entrée, bien qu'étant incompatible avec les anciennes spécifications pour la RAM, à cause de la différence des tensions électriques, de l'interface physique et autres facteurs.

Affronter les problèmes d'Intégrité de Signal (IS)

La DDR3 utilise une topologie “fly-by”, ce qui signifie que l’Adresse/Commande/Contrôle et l'Horloge sont interconnectés en série (“daisy-chain”) d'un composant DRAM à l'autre. Cela comporte de nouveaux défis pour les concepteurs en termes d'intégrité de signal (IS), surtout en ce qui concerne les stratégies de terminaison, les vitesses de transmission (débit binaire) plus élevées et le décalage d'horloge (timing skew).

Il s'agit de rapports liés au temps qui sont difficiles à analyser. Pour identifier et résoudre les pannes des appareils DDR en général, ou pour résoudre de façon spécifique les rapports de timing, les concepteurs devraient remonter systématiquement aux causes, ce qui représenterait une tâche très coûteuse.

La clé du problème pourrait être PADS HyperLynx DDR, qui permet aux concepteurs de simuler et d'analyser les circuits DDR complexes directement à partir de leur ordinateur, afin de garantir un produit optimisé. L'outil PADS HyperLynx DDR, option des suites PADS, est en mesure d'analyser les problématiques rencontrées dans les projets comportant des SDRAM DDR1, 2 et 3. Lorsque l'appareil contient une DDR4, il faut recourir à DDRx Wizard d'HyperLynx SI.Télécharger la fiche de description technique.