HDL Designer
Un environnement de conception HDL complet garantissant un flux de conception FPGA/ASIC structuré
HDL Designer est un environnement puissant basé sur le langage HDL utilisé par des ingénieurs individuels et des équipes d'ingénieurs du monde entier pour analyser, créer et gérer des conceptions FPGA et ASIC complexes.
HDL Designer combine des capacités d'analyse approfondies, des éditeurs de création avancés et une gestion complète des projets et des flux, pour offrir un environnement de conception HDL augmentant la productivité des ingénieurs et des équipes (locales ou distantes), tout en permettant un processus de conception répétable et prévisible.
Pourquoi choisir HDL Designer ?
Outils interactifs de visualisation et de création HDL
Qu'une équipe crée une conception de A à Z ou évalue le RTL pour le réutiliser, HDL Designer fait partie d'une solution de conception complète pour le développement de FPGA et d'ASIC. Il aide les équipes d'ingénieurs à analyser, créer et gérer leurs conceptions complexes.
Concevoir rapidement à l'aide de méthodes optimales
Concevoir et créer efficacement de grandes conceptions à partir de la propriété intellectuelle exige plus qu'une simple écriture RTL. HDL Designer Series fournit aux ingénieurs une suite d'éditeurs de conception avancés pour faciliter le développement : feuilles de calcul de conception basées sur l'interface et édition de la state-machine.
Évaluer rapidement la qualité du code nouveau et réutilisé
L'analyse du code va de pair avec la création du code. HDL Designer aide les ingénieurs à analyser les conceptions RTL complexes, en fournissant une analyse de l'intégrité du code, une analyse de la complétude de la connectivité, des évaluations de la qualité du code HDL et une visualisation de la conception.
Gérer le code tout au long du flux de développement
La gestion de la conception est, avec la création et l'analyse de la conception, la troisième tâche importante du développement HDL. Outre la gestion des données de conception, les équipes doivent gérer le projet tout au long du flux de conception. HDL Designer s'attaque au problème de la gestion de la conception en fournissant au développeur des interfaces avec d'autres outils de conception au sein du flux ; des solutions de gestion des données et des versions.
Vérification automatisée des règles de conception avec HDL Designer
La vérification automatisée de la conception effectuée avec HDL Designer réduit les coûts du projet et améliore la qualité du code HDL. L'automatisation réduit l'effort de révision manuelle du code, accélère la vérification du code HDL et identifie les défauts de conception dès le début du cycle de développement - avant la simulation, la synthèse et la production - où il est moins coûteux et plus facile de corriger les violations.
La vérification de la conception, qui peut être exécutée de manière interactive ou en mode batch, identifie les violations de l'implémentation des circuits grâce au moteur de synthèse intégré, applique les vérifications à l'ensemble de la conception pour identifier les violations à travers les frontières des modules, et applique les règles de style de codage pour la lisibilité, la réutilisation et la cohérence du codage. Les sept jeux de règles préconfigurés, dont le jeu de règles DO-254, facilitent l'adoption de la vérification de la conception, tandis que les vérifications paramétrables permettent la création de jeux de règles et de politiques personnalisés.
Les mesures de qualité et les résultats des violations sont résumés dans les rapports de contrôle de la conception et accélèrent le processus de révision de la conception. Les violations font l'objet de références croisées avec le code HDL et les vues graphiques de la source pour faciliter le débogage.
HDL Designer rend votre processus de conception plus efficace
HDL Designer rend votre processus de conception plus efficace
Caractéristiques
- Permet de créer efficacement des conceptions RTL et des bancs de test
- Assure un flux de conception structuré, contrôlé et reproductible, basé sur l'équipe
- Fournit un environnement flexible pour les outils et processus en amont et en aval
- Prend en charge un codage RTL cohérent grâce à la vérification de la conception
- Assure la cohérence des registres
- Permet une documentation rapide et facile grâce à la visualisation de la conception.
- Améliore la productivité tout en soutenant les objectifs des normes d'assurance de la conception telles que la norme DO-254
En savoir plus sur HDL Designer
Téléchargez le Datasheet pour en savoir plus sur cet environnement puissant basé sur le langage HDL.
Outils pour la conception FPGA/ASIC
Questa AutoCheck
Questa AutoCheckest une application automatisée vous aidant à trouver les bogues dus à des erreurs...
Questa CDC
Questa CDC de Siemens utilise l'analyse structurelle pour reconnaître les clock domains, les synchroniseurs et...
HDL Designer
HDL Designer offre un environnement de conception HDL complet, garantissant un flux de conception FPGA/ASIC...
Questa Advanced Simulator
Questa Advanced Simulator est un simulateur et une machine de débogage qui réduit le risque...
Questa Verification IP
Questa Verification IP aide les ingénieurs à se concentrer sur les aspects essentiels des conceptions,...
Vérification de la conception FPGA avec Questa Prime
La solution Questa est un assemblage de technologies, de méthodologies et de bibliothèques pour la...
Find out more about lorem ipsium
Voulez-vous recevoir plus d'informations sur HDL Designer ?
Contactez-nous et nous répondrons à vos doutes et curiosités dans les plus brefs délais.
Réservez une démo gratuite
Prenez rendez-vous avec l'un de nos experts pour voir le logiciel en action !
Notre technicien vous montrera gratuitement comment le logiciel vous aidera à relever les défis que vos projets posent à votre équipe et à votre entreprise.