Vérification de la conception FPGA avec Questa Prime

Le simulateur avancé Questa pour la vérification de la conception FPGA atteint une performance et une capacité inégalées dans l'industrie grâce a ses puissants algorithmes d'optimisation globale de la compilation et de la simulation de SystemVerilog et VHDL, améliorant jusqu'à 10 fois la performance de la simulation SystemVerilog et VHDL/SystemVerilog RTL mixte. Questa permet également de simuler très rapidement et de gérer efficacement les bibliothèques tout en maintenant un haut niveau de performance grâce à des capacités uniques de pré-optimisation et de définition de la visibilité de débogage sur une base "bloc par bloc", ce qui permet d'améliorer considérablement le débit de régression, jusqu'à 3 fois, lors de l'exécution d'une grande suite de tests.

Afin d'augmenter la performance pour les grandes conceptions avec de longs temps de simulation, Questa a également une option Multi-Core. Questa Multi-Core tire parti des systèmes informatiques modernes en partitionnant la conception pour qu'elle s'exécute en parallèle sur plusieurs unités centrales ou ordinateurs à l'aide de partitions automatiques ou manuelles. Pour obtenir des performances encore plus élevées, Questa prend en charge TBX, le lien de niveau transactionnel le plus performant de la plate-forme Veloce, qui permet de multiplier par 100 les performances avec une visibilité de débogage et un testbench commun.