Questa Verification IP

Questa Verification IP supporte une large bibliothèque de protocoles, d'interfaces de mémoire et de dispositifs standard de l'industrie. Il comprend des composants SystemVerilog UVM standard utilisant une architecture cohérente et commune qui permet le déploiement rapide et le partage de plusieurs protocoles et modèles de mémoire au sein d'une équipe de vérification. Les plans de test, les tests de conformité, les séquences de test et la couverture des protocoles sont tous inclus sous forme de code source SystemVerilog et XML, ce qui permet une réutilisation, une extension et un débogage faciles. Tous les composants QVIP comprennent un ensemble complet de vérifications de protocoles, d'injection d'erreurs et de capacités de débogage.