FPGA Verification Conference 2019

Comment atteindre le niveau de sécurité fonctionnelle requis pour votre conception FPGA - 5 novembre 2019

Pourquoi une journée sur la vérification FPGA :

La dernière étude du Wilson Research Group montre que les deux tiers des projets de conception FPGA actuels en Europe sont utilisés dans des applications critiques pour la sécurité. Si vous pensez à la conduite autonome, à l’ingénierie médicale assistée par ordinateur ou à l’aéronautique, il est évident qu’une fiabilité élevée de ces FPGA est d’une importance vitale.

L’étude du Wilson Research Group montre également que 80% de ces conceptions de FPGA critiques pour la sécurité contiennent des bugs non triviaux qui ne sont pas détectés pendant la production. Alors si vous ne voulez pas faire partie de ces 80%, venez assister à la Conférence de Vérification FPGA le 5 novembre à Roissy Charles de Gaulle.

 

L’agenda complet de la conférence :

 

09:00-9:30Café de bienvenue et enregistrement
9:30-9:45Introduction, with Morlière Alexis from Cadlog
9:45-10:30Getting your FPGA certified – according to functional safety standards, with Bauer Stefan from Mentor
10:30-11:00Pause 
11:00-11:45Functional Coverage and Coverage Closure, with Bauer Stefan from Mentor
11:45-12:30Continuous Integration applied to Requirement Based Verification, with Cerisier François from Aedvices
12:30-13:30Déjeuner de Networking
13:30-14:15Requirement Management for the development of safety critical applications, with Mathieu Maisonneuve from Thalès
14:15-14:45Static and Formal Analysis of your design, with Laaris Rachid from Cadlog
14:45-15:15Pause
15:15-15:45How to prove the security of your FPGA design, with Laaris Rachid from Cadlog
15:45-16:15Logic Equivalence Checking, with Takeznout Olivier from Mentor
16:15-16:45Salutations et moment « afterwork »

 

Découvrez les intervenants :

  • Stefan Bauer, ingénieur d’application chez Mentor – une entreprise de Siemens chargée de soutenir le canal de distribution européen dans le domaine de la conception et de la vérification numériques.
    Avant de rejoindre Mentor en 2014, il a travaillé en tant qu’ingénieur en vérification chez Ericsson et ST-Ericsson à Nuremberg, en Allemagne, où il vérifiait les composants d’un ASIC en utilisant les environnements SystemVerilog OVM / UVM, Assertions et Code Coverage.
  • François Cerisier, fondateur et PDG de AEDVICES Consulting – une société spécialisée dans les services de conception et de vérification Hardware.
    Toujours impliqué dans les méthodologies de vérification, il a auparavant travaillé comme ingénieur en vérification pour Infineon et pour Broadcom et comme consultant impliqué dans divers projets pour des sociétés telles que Imagination Technologies, Intel, Melexis, NXP, ST Microelectronics ou Thales, ainsi que pour certains Start-up EDA.
    Son expérience inclut la création de stratégies de vérification depuis la page blanche pour les IP complexes au niveau des modules, les microprocesseurs et les systèmes sur puce pour les industries classiques ainsi que pour celles liées à la sécurité (Automobile, avionique, espace).
  • Rachid Laaris, responsable de produit chez Cadlog, avec une formation en microélectronique, physique et plus de 19 ans d’expérience en EDA. Rachid est entré dans l’Electronic Design Automation (EDA) en 1998 en tant qu’ingénieur d’application. Il a ensuite poursuivi sa carrière dans le conseil en intégrité du signal pour le compte de sociétés européennes.
    En tant que membre de l’équipe de Cadlog, il se consacre à fournir aux clients des solutions d’ingénierie et de développement HDL productives grâce à des logiciels de pointe et le meilleur support pour les conceptions complexes de demain.
  • Olivier Takeznount est ingénieur d’application chez Mentor.
    Il a rejoint Mentor en 1996 en tant qu’ingénieur formateur en langages de modélisation pour la conception analogique et numérique. Après avoir dirigé l’équipe de formation pendant quelques années, il a ensuite rejoint l’équipe de conception et vérification numériques et a travaillé avec des clients des secteurs militaire et aérospatial sur des solutions pour la vérification des règles de conception, les exigences de conception, la simulation numérique avec couverture fonctionnelle, la vérification formelle des conceptions de sécurité et la vérification par équivalence logique.

Lieu

Inscrivez-vous maintenant :

CadlogFPGA Verification Conference 2019