IP

PCB Design, qu’est-ce que le Design Rule Checking (DRC), avec un cas pratique d’application

on 10 juin 2019

Le Design Rule Checking (DRC) est une méthode qui permet une vérification du respect des règles de conception. Ces règles sont des contraintes intrinsèques imposées à une étude mais aussi des règles extérieures de bonnes pratiques pour garantir que la conception fonctionnera correctement et pourra être produite en toute sécurité.  “Signoff” est un terme qui signifie que l’ensemble des règles à été respecté dans une conception.

Lorsque l’on parle de Design Rule Checking, l’enjeu est la possibilité d’éviter les itérations du projet comme par exemple de devoir refaire un prototype car des problèmes sont survenus lors de la première tentative. Ces étapes peuvent coûter très cher, parfois des dizaines de milliers d’euros. Pour beaucoup de concepteurs ce genre de contrôles n’est pas une habitude, surtout dans les entreprises de taille plus réduite qui risquent ainsi d’être mises hors-jeu dans un marché toujours plus concurrentiel.

La solution PADS Professional répond parfaitement à ce type d’exigence car elle inclut le module HyperLynx DRC. HyperLynx DRC est un logiciel rendant possible ce qui semblait avant impossible : identifier systématiquement et automatiquement les erreurs qu’une inspection visuelle ne pourrait jamais voir.

Avec HyperLynx DRC, PADS Professional aide le concepteur à s’assurer que la conception respecte les contraintes appropriées pour une multitude de règles de conception électriques différentes : intégrité du signal analogique (SI), intégrité des alimentations (PI) et interférences électromagnétiques (EMI).  Plus de 70 règles paramétrables sont présentes pour permettre au concepteur d’identifier et de corriger les violations rencontrées en lieu et place d’une inspection visuelle propice aux oublis et erreurs.

Un cas d’application du DRC

Dans ce chapitre nous verrons un cas d’application réel de l’utilisation d’HyperLynx DRC au sein de PADS Professional. Cet exemple concerne la BeagleBone Black, un ordinateur  monocarte open source à faible consommation produit par Texas Instruments, très apprécié des développeurs et des passionnés d’informatique. La carte est constituée du processeur TI Sitara, de 512 Mb de RAM DDR3 et de 2 GB de mémoire flash ainsi que d’un certain nombre d’interfaces physiques et d’autres fonctionnalités.

Beaglebone Black

La Beaglebone Black

Vérification des règles de base avec HyperLynx DRC dans PADS Professional

Une fois que le projet est chargé dans HyperLynx DRC, une fenêtre de contrôle des analyses montre les règles qui sont divisées en catégories. Pour déterminer lesquelles sont importantes, le concepteur crée une liste d’objets personnalisés pour inclure les signaux liés aux GPIO. Le GPIO (General Purpose Input/Output) est une interface avec des dispositifs et des préférences externes, tant d’input que d’output. Avec l’augmentation de la complexité et de la densité des PCB actuels, rechercher et trouver tous les signaux qui traversent un plan séparé (split plane) est un processus manuel exténuant. Les outils de simulation standards ne contrôlent généralement pas ces situations.

Le problème avec la plupart des outils est que lorsqu’un signal haute vitesse traverse un split plane il peut créer une discontinuité d’impédance sur la piste du signal, ce qui peut entraîner des réflexions, des radiations et des diaphonies indésirables. Quand le concepteur met en oeuvre la règle ‘Nets Crossing Gaps’ dans HyperLynx DRC, il est capable d’identifier facilement quand et où apparaissent ces discontinuités.

La règle Nets Crossing Gaps permet de vérifier que les traces d’un signal dispose d’un plan de référence. Les signaux nécessitent un plan de référence adjacent pour permettre des trajets de courant de  retour continus, réduisant ainsi le risque de rayonnement common-mode.

Il y a généralement des dizaines d’erreurs ce ce type sur les signaux. Pour aider le concepteur à trier, affiner et sélectionner les erreurs, celui-ci dispose d’une synthèse sous la forme d’un tableau de résultats.  La sélection d’une erreur dans ce tableau permet directement la visualisation géographique de celle-ci dans le PCB. Ensuite, il peut décider si l’erreur doit être corrigée ou pas et apporter des modifications si nécessaires.  Cette action peut être menée aussi depuis la fenêtre “Contrôle d’Analyse” de l’outil de layout. En cas de modification, rejouer la vérification permettra de s’assurer de la bonne résolution du problème.

Le concepteur peut de plus exécuter une règle séparée ‘IC-over splits’, qui vérifiera si les composants (type circuit intégré (IC))  ont un plan de référence adéquat en dessous d’eux. Si un IC n’a pas de plan de référence intégré dans son boitier et qu’il ne dispose pas d’un plan de référence au niveau du PCB, alors cela pourrait entraîner un rayonnement en mode commun. Si des cas de CI sans plan de référence sont identifiés, le concepteur peut alors cliquer sur une erreur spécifique et l’outil montrera l’emplacement exacte de l’erreur.

IC over split DRC

L’application de la règle ICs over split

Le DRC des paires différentielles avec HyperLynx

La carte BeagleBone Black a plusieurs paires différentielles à 90 ohms.  Pour les gérer, le concepteur peut utiliser le gestionnaire de contraintes (Constraint Manager)  pour créer un groupe (appelé classe) qui inclura toutes ces paires différentielles. Une fois nommée, les données de cette classe sont automatiquement chargées depuis la définition de classe de contraintes de classes dans PADS Professional. Pour en revenir aux règles concernées, le concepteur peut contrôler l’impédance de ces paires différentielles de 90 ohms.  S’il existe des difficultés pour l’intégrité du signal associées à des inadéquations d’impédance différentielle, le concepteur peut trouver une autre règle d’impédance différente dans la catégorie SI. Cette règle vérifiera si l’impédance reste cohérente pour tous les segments de la piste pour un signal donné.

Une fois les propriétés de la règle configurées correctement, le concepteur peut voir si des erreurs existent. Si des erreurs d’impédance se produisent, cela peut être dû au fait que la règle ait été exécutée à l’aide des paramètres standards prédéfinis. Par exemple, la valeur par défaut d’impédance dans la règle pourrait être de 100 ohms, mais la valeur des paires différentielles dans la carte est de 90 ohms. Le concepteur peut rapidement modifier le paramètre par défaut de HyperLynx DRC, puis exécuter à nouveau la règle. Une fois la règle vérifiée, le concepteur peut passer à une étape suivante.

Positionnement des capacités de découplage

L’un des nombreux défis auxquels sont confrontés les concepteurs consiste à suivre les paramètres de chaque composant. Dans la datasheet du processeur TI utilisé sur la BeagleBone Black, le concepteur devra entre autre, se concentrer sur la section décrivant les exigences des capacités de découplage du processeur. Si les capacités de découplage ne sont pas correctement positionnées, le risque de dysfonctionnement de l’interface DDR3 est élevé. La datasheet indique que la distance maximale autorisée pour les condensateurs de dérivation sur le net VDDS_DDR est de 10mm (400 mils).

Avec ces informations, il est essentiel de revenir sur l’outil DRC et de trouver la règle de positionnement des condensateurs de découplage. Cette règle permet de déterminer s’ils sont placés correctement en accord avec les paramètres appropriés autour de l’IC. S’il existe des erreurs d’emplacement, le concepteur peut sélectionner chacun des composants incriminés. PADS Professional aide le concepteur à détecter l’emplacement de l’erreur par rapport au rayon de placement spécifié.

Analyse de la transition de signal d’une couche à l’autre

La règle « vertical reference plane change » examine les signaux passant d’une couche à une autre. Bien que le changement de plan soit une pratique courante en matière de conception, pour s’adapter à la densité actuelle de la topologie du circuit imprimé, il convient de veiller à réduire le risque de radiation en mode commun. Souvent, les condensateurs ou les “stiching via” sont placés pour permettre un chemin de retour du courant continu. Cette règle détermine si ces conditions sont remplies. Le concepteur exécute la règle dans la liste des objets GPIO définis précédemment afin de spécifier les contraintes pour les changements de plan. En cas d’erreurs, des recherches ultérieures pourraient montrer qu’elles se produisent sur différentes broches  du principal processeur de la carte. La nécessité de remédier à ces erreurs dépendrait du type d’utilisation du processeur et du rôle de ces broches.

Spécifications temporelles pour les signaux à hautes vitesses

La règle suivante exécutée par le concepteur est « delay and links matching ». Les spécifications temporelles des signaux à hautes vitesses timing est extrêmement importante pour un bon fonctionnement, en particulier dans les structures DDR. Si les signaux DDR n’atteignent pas leur destination avec des contraintes de timing adéquates, la mémoire ne fonctionnera pas correctement. Les problèmes de timing se produisent pour une multitude de raisons incluant : le temps de propagation de la ligne de transmission dû au stackup du circuit, les propriétés diélectriques et le routage des signaux. Les problèmes de retard étant souvent dus aux propriétés physiques uniques d’un circuit imprimé, il s’agit d’un paramètre important que le concepteur doit prendre en compte. Les réseaux DDR étant souvent sujets à des problèmes temporels, le concepteur crée une autre liste d’objets contenant les signaux DDR.

Pour cette vérification, le concepteur vérifie la cohérence des délais, la cohérence des longueurs de routage ou les deux. Une des fonctionnalités puissantes de HyperLynx DRC est le calcul automatique des valeurs nécessaires à partir des informations du stackup. En cas d’erreur, PADS Professional montrera en rouge le signal en défaut et en vert le signal de référence.

Intégrité du signal et des alimentations.

HyperLynx DRC a des règles avancées qui aident à identifier les problèmes d’intégrité du signal (SI) et d’alimentation (PI). Dans un projet DDR qui utilise la topologie “fly-by”, la longueur des ‘stub’ est importante pour un fonctionnement correct.

  • La règle ‘Fly-by Topology’ vérifie que les signaux utilisant ce type de routage ont été routés avec les contraintes appropriées. Un aspect à prendre en compte est la diaphonie, car elle peut entraîner de graves erreurs de synchronisation et de fonctionnement. Il est très difficile de la diagnostiquer manuellement sur un circuit imprimé. La règle de topologie fly-by aide le concepteur à identifier la diaphonie indésirable sur les signaux sensibles.
  • La règle ‘Signal Supply’ vérifie les discontinuités entre les plans d’alimentation d’un circuit  intégré et le plan de référence des signaux qui lui sont connectés. Ces types d’erreur peuvent entraîner des rayonnements potentiellement puissants et provoquer des défaillances EMI (interférences électromagnétiques).
  • La règle ‘Power Ground Width’ ​​contrôle la présence de tracés étroits sur les réseaux de masse. Si les pistes d’alimentation et de masse ne sont pas assez larges, le courant résultant peut être insuffisant. Cela peut entraîner une série de problèmes, notamment une alimentation insuffisante des composants et une élévation de température.
  • La règle ‘Filter Placement’ vérifie la présence de filtres à proximité immédiate des broches des connecteurs. Les filtres sont nécessaires pour supprimer les bruits pouvant être présents sur un connecteur afin de protéger les signaux sensibles et d’empêcher les radiations. L’absence ou le mauvais placement des filtres sur les connecteurs peut causer de sérieux problèmes d’EMI.
  • La règle « Return Path » garantit que les signaux testés ont un trajet de retour d’impédance suffisamment faible. Le respect de ce type de règle est important, notamment à cause de l’augmentation des exigences de conception des circuits à grande vitesse et la réduction de la taille du circuit imprimé. Si le courant de retour sur une piste ne passe pas correctement sous le conducteur il pourrait emprunter un chemin imprévu à travers d’autres zones du circuit, ce qui pourrait causer des problèmes d’interférences électromagnétiques.

Dans PADS Professional, le concepteur peut afficher toutes les règles exécutées dans la fenêtre Analysis Control. Les erreurs spécifiques sont décrites plus en détail dans la fenêtre Hazards. Si le concepteur décide d’ignorer une violation, il peut l’accepter en cochant la case correspondante. Il est également possible d’écrire des commentaires sur les risques acceptés afin de suivre facilement les décisions de conception. Le concepteur peut ensuite créer un rapport de toutes les erreurs dans un fichier texte en cliquant sur l’icône « Signaler tous les dangers ».

HyperLynx DRC in PADS Professional

La fenêtre Analysis Control de HyperLynx DRC dans PADS Professional

Succès du premier coup avec HyperLynx DRC

En conclusion, avec PADS Professional et HyperLynx DRC, le concepteur peut être assuré que son projet fonctionnera dès le premier essai en identifiant les erreurs qui seraient difficiles à diagnostiquer en temps normal. Grâce à ces outils, vous évitez de perdre du temps et de l’argent sur des pannes de carte coûteuses et des itérations. Garantir que le circuit imprimé réponde à toutes les attentes en matière de règles électriques avancées est la condition à remplir pour le succès de la première étape de la conception.

Réduire les temps de conception avec le Design Rule Checking (DRC)

Regardez le webinaire à la demande gratuitement

webinar sul Design Rule Checking (DRC)

Dans la conception de circuits imprimés, il est courant que des défauts de conception, souvent difficiles à détecter, dégradent la performance globale du projet et provoquent des défaillances. Mais grâce au Design Rule Checking (DRC), il est possible de vérifier l’intégrité d’un circuit imprimé, à la fois d’un point de vue logique et physique.

Dans ce webinaire Olivier Arnaud parle des fonctionnalités de HyperLynx DRC pour PADS Professional, un système de contrôle personnalisable basé sur des règles électriques pour le PCB layout et l’IC Design.

Leggi tutto...
CadlogPCB Design, qu’est-ce que le Design Rule Checking (DRC), avec un cas pratique d’application

DRC dans la conception de PCB: la version gratuite de HyperLynx DRC arrive pour le contrôle des règles de projets

on 18 avril 2018

Aujourd’hui, Mentor  vous offre la possibilité de télécharger une version gratuite d’ HyperLynx DRC pour la conception des circuits imprimés, et vous permettre d’expérimenter ses fonctionnalités et parcourir son manuel de façon optimale.

Avec huit contrôles de règles de conception standard, HyperLynx DRC Free Edition vous permet d’identifier facilement les points de votre carte, susceptibles de générer des problèmes d’intégrité du signal (SI), d’intégrité de la puissance (PI), d’interférence électromagnétique et de conformité (EMI / EMC). Les moteurs intégrés pour le calcul géométrique, la recherche de chemin et l’extraction de la topologie de réseau, associés à un résolveur de champ 2D, fournissent des résultats rapides et précis sans avoir à préparer de modèles d’appareils.

HyperLynx DRC fournit un contrôle rapide et complet à tous les concepteurs de circuits imprimés, ingénieurs hardware et experts SI (intégrité du signal), PI (intégrité de la puissance), EMC (compatibilité électromagnétique) en utilisant la méthode itérative pour identifier les non-conformités de conception et éliminer les inspections manuelles dans le cycle du PCB.

HyperLynx DRC est disponible en cinq versions:

  • Free: Téléchargeable gratuitement avec une licence d’un an qui inclut 8 règles.
  • Gold: inclut 22 règles SI, PI et EMI / EMC, y compris la diaphonie et le contrôle de bout de chaîne pour les contrôles SI conventionnels, un contrôle de topologie fly-by pour la DDR3 / 4 et un contrôle d’ordre PI des condensateurs de découplage.
  • PE: Avec 23 règles, il identifie immédiatement les problèmes d’interférence électromagnétique (EMI) et d’intégrité du signal (SI) et possède un contrôle efficace des règles de conception grâce à un moteur géométrique avancé.
  • Standard: inclut 32 règles et une documentation approfondie sur les normes de codage AOM et DRC, la prise en charge de VBScript et JavaScript, l’environnement d’écriture et le débogage des scripts, la création de règles personnalisées.
  • Developer: recommandé pour les moyennes et grandes entreprises, avec 40 règles, il offre la possibilité d’écrire du DRC personnalisé, supporte VBScript et JavaScript et un environnement de débogage de script intégré

HyperLynx DRC Free Edition
HyperLynx DRC Free Edition est conçu pour un accès rapide et facile aux données de conception. L’assistant d’installation intégré contient des éléments tels que l’affectation du modèle électrique, les composants discrets et la définition du connecteur et du réseau d’alimentation / de mise à la terre.
Les contrôles peuvent être définis avec une liste spécifique d’objets de projet (par exemple, réseaux d’alimentation, condensateurs) appelée Liste d’objets. Avec un système de filtrage sophistiqué, vous pouvez générer automatiquement une liste d’objets spécifiques avec des noms, des valeurs de composants, des numéros de pièces ou d’autres propriétés.
De plus, les paramètres associés à chaque règle peuvent être modifiés selon des directives technologiques et / ou commerciales.
Lorsqu’on exécute HyperLynx DRC, un rapport d’erreur est généré et vous pouvez sélectionner les erreurs dans la liste des violations pour les visualiser. En outre, les rapports Sharelist (contenant l’image, les détails des violations et les coordonnées) peuvent être générés en HTML pour une révision plus large

Les avantages de cette version sont :

  • Abonnement annuel gratuit
  • Configuration et navigation faciles
  • Prise en charge de tous les formats de mise en page PCB
  • Rapport d’erreur HTML généré automatiquement
  • Huit contrôles de conception intégrés pour SI, EMI / EMC et PI
  • Moteur géométrique avancé pour un contrôle puissant et efficace des règles de conception
  • Les paramètres des règles peuvent être modifiés en fonction de la technologie ou des directives de l’entreprise

Téléchargez maintenant la version gratuite de HyperLynx DRC

Leggi tutto...
CadlogDRC dans la conception de PCB: la version gratuite de HyperLynx DRC arrive pour le contrôle des règles de projets

Toutes les caractéristiques techniques du projet de PCB récompensé par le dernier Technology Leadership Award

on 21 décembre 2017

Altice LabsL’entreprise portugaise Altice Labs a remporté le dernier Technology Leadership Award, le prix le plus prestigieux dans le domaine de la conception PCB, Mentor décerné aux meilleurs concepteurs dans l’élaboration de méthodes et d’outils innovants, capables de répondre aux défis impliqués par l’actuelle complexité des PCB et d’aboutir à des produits électroniques de premier plan.

Il s’agit d’une switching matrix card (carte de matrice de commutation) en mesure de transférer 1.6Tbps sur un système muni de 10 slots interconnectés avec des liaisons à 25Gbs, à travers un fond de panier pour différentes technologies : Gigabit ethernet, G-PON, XG-PON, NG-PON2, fiber-to-the-home (FTTH), fiber-to-the-building (FTTB), fiber-to-the-curb (FTTC), fiber-to-the-cell (FTTc), and fiber-to-the-business (FTTb).

Caractéristiques du projet

La carte a des caractéristiques uniques, car il n’existe aucune autre solution au monde qui utilise deux gestionnaires de trafic sur une même carte en si peu d’espace. Pour vous donner une idée, les cartes de démo des producteurs de puces n’utilisent qu’un CI dans le double d’espace de PCB avec le même nombre de couches. On compte plus de 20 blocs d’alimentation différents, qui ont ensuite été divisés en 100 autres. Tout cela demandait à être routé avec les plans et dans des couches spécifiques. Les délais requis pour la réalisation, du schéma au PCB assemblé, étaient de 3 mois.

La carte devait fonctionner et surmonter les tests à la première tentative, malgré les nombreuses contraintes, comme l’utilisation de matériaux à bas coût et donc une perte diélectrique importante, une carte de 28 couches, qui est la consommation maximum autorisée pour les CI 350 W. La RAM DDR4 demande une consommation moindre que celle de la DDR3. Pour plus de détails, veuillez consulter la fiche technique.

Défis de conception

Les vérifications de projet suivantes ont été effectuées : analyse d’intégrité de signal, analyse d’intégrité de puissance, analyse thermique, simulation numérique, test environnemental / EMC, analyse des vibrations.

La simulation des 32 mémoires DDR4 a tenu compte de la longueur des paquets, permettant aux concepteurs d’effectuer des changements rapides dans le routage et d’être sûrs qu’ils auraient fonctionné à la première tentative à des vitesses très élevées.

La carte a besoin de 200A rien que pour l’âme dans 2 BGA, sans compter les autres puces, rendant la conception particulièrement ardue si l’on considère les restrictions en termes d’alimentation de l’ensemble du système. La DDR4 a été préférée à la DDR3 justement en raison de sa moindre consommation énergétique. Toute cette puissance entraîne une chute de tension dans les plans qui demandait à être maîtrisée.

De plus, la carte émettait plus de 300W de chaleur, nécessitant l’insertion d’un ventilateur pour dissiper la chaleur des puces, notamment dans les cas où la température ambiante dépasse les 35°C.

Outils utilisés

Concernant les outils logiciels, l’équipe a fait appel au flot Xpedition, dans le cadre duquel ont également été utilisés : Hyperlynx SI, Flotherm XT, Design Capture, Autocad, Inventor.

L’équipe était composée de : Alfonso F. (Conception schématique) ; Carlos Monica (Topologie) ; Victor Soares (création des composants et gestion) ; Luiz Tavares (simulation mécanique et thermique).

Fiche technique du projet

En renseignant l’adresse email dans le champ ci-contre, vous pourrez télécharger la fiche technique détaillée du projet.

Topologie du PCB

(cliquez ici pour agrandir)

Demandez des informations:

Leggi tutto...
CadlogToutes les caractéristiques techniques du projet de PCB récompensé par le dernier Technology Leadership Award

Analyse de l’Intégrité de Signal et de l’Intégrité de Puissance : ce qui rend la technologie d’HyperLynx imbattable

on 31 mai 2017

Que ceux qui pensent pouvoir se passer de l’analyse de l’intégrité de Signal et de Puissance lèvent la main ! Il faut bien l’admettre : bien que n’étant pas toujours à la portée du concepteur, cette analyse constitue désormais un aspect essentiel de la conception électronique. Pas moyen d’y échapper : les concepteurs numériques doivent sauter le pas, pour être en mesure d’affronter les complexités propres à celles du domaine RF ou micro-ondes. Les concepteurs sont aujourd’hui amenés à s’approprier de nouvelles technologies telles que le COM (channel operating margin), la PAM4 (pulse amplitude modulation con 4 stati) ou le RAM de type HMC (hybrid memory cube). Vous maîtriser ces technologies ? Soyez honnêtes ! Pour permettre aux concepteurs électroniques de relever ces défis, HyperLynx SI/PI intègre dans un environnement unique l’analyse de l’Intégrité de Signal et de Puissance, le 3D-electromagnetic solving et un contrôle rapide DRC. Avec un assortiment aussi complet de technologies dédiées à l’analyse, les concepteurs peuvent concevoir n’importe quel circuit imprimé numérique haute vitesse.

Un environnement intégré unique pour IS, IP, 3D et DRC

Le fait de pouvoir disposer de tous les instruments nécessaires au sein d’une seule et même interface graphique, représente un véritable coup de pouce pour le travail des concepteurs. Les professionnels ou entreprises sont amenés à affronter des projets souvent hétérogènes de par leurs dimensions, leur nombre de couches, leur densité, leur vitesse de signal et autres facteurs. La réaction typique est celle de s’équiper de différents outils, qui, même s’ils proviennent d’un même fabricant, demandent de changer d’application et de travailler dans un environnement différent, lorsqu’il s’agit par exemple de passer de l’Intégrité de Signal à l’Intégrité de Puissance ou au 3D. Avec HyperLynx, l’expérience d’utilisation est radicalement différente. On peut passer d’un type d’analyse à un autre en quelques minutes seulement. Le résultat est une efficacité accrue, car les tâches sont exécutées par des moteurs de simulation et des algorithmes très puissants. On obtient ainsi une modélisation très détaillée des couplages, tandis que les nets “agressifs” peuvent être identifiés plus rapidement même dans les bases de données les plus importantes. Un exemple très parlant des possibilités offertes par ce type d’approche est celui de la technologie SERDES, qui a considérablement augmenté les fréquences utilisées dans le domaine numérique. Pour relever ce défi, HyperLynx est équipé de solveurs électromagnétiques (EM) avancés, qui incluent le 3D pleine onde. La figure suivante illustre les effets de l’augmentation des données et des fréquences dans un canal SERDES réel.

L’image ci-dessous, tirée de l’assistant de WyperLynx pour l’analyse DDRx, donne un autre exemple de la facilité d’utilisation de cet outil prodigieux. L’assistant “interroge” l’utilisateur sur une interface DDRx. Une fois qu’il a reçu les informations, l’assistant lance automatiquement des milliers de simulations, effectue toutes les mesures de timing et d’Intégrité de Signal, enregistre les formes d’onde détaillées et enfin, présente les résultats pass/fail pour l’ensemble de l’interface.

En matière de présentation des résultats, parmi les caractéristiques qui font d’HyperLynx un outil unique, on peut citer le système de reporting, qui simplifie considérablement la documentation de projet. En voici un exemple dans la figure ci-dessous.

Ce que les utilisateurs apprécient le plus avec HyperLynx, c’est sa capacité à identifier de façon proactive les parties d’un projet nécessitant une analyse détaillée, analyse qui est effectuée extrêmement rapidement. Cela est rendu possible par l’intégration du puissant moteur DRC d’HyperLynx directement au sein de l’environnement IS/IP. Bref, force est de constater que l’HyperLynx d’autrefois, qui permettait une « IS facile et rapide » a considérablement évolué au fil des années. HyperLynx offre aujourd’hui une riche palette de prestations haute performance, en mesure de satisfaire toutes les exigences en matière d’Intégrité de Signal, d’Intégrité de Puissance, de SERDES et d’analyse électromagnétique 3D. Pour en savoir plus, nous vous invitons à télécharger le guide de Mentor, riche en exemples à ce sujet.

Télécharger l’ebook dès maintenant :

An Introduction to HyperLynx SI/PI Technology

Grâce à ce guide de Mentor, vous saurez tout sur les caractéristiques technologiques qui font d’HyperLynx un outil indispensable pour différents types d’analyses, intégrées dans un environnement unique.

Leggi tutto...
CadlogAnalyse de l’Intégrité de Signal et de l’Intégrité de Puissance : ce qui rend la technologie d’HyperLynx imbattable