Cadlog Blog

Nouveautés et actualités du secteur de l'électronique et de l'ingénierie

design rule checking (drc)

PCB Design, qu’est-ce que le Design Rule Checking (DRC), avec un cas pratique d’application

on 10 juin 2019

Le Design Rule Checking (DRC) est une méthode qui permet une vérification du respect des règles de conception. Ces règles sont des contraintes intrinsèques imposées à une étude mais aussi des règles extérieures de bonnes pratiques pour garantir que la conception fonctionnera correctement et pourra être produite en toute sécurité.  “Signoff” est un terme qui signifie que l’ensemble des règles à été respecté dans une conception.

Lorsque l’on parle de Design Rule Checking, l’enjeu est la possibilité d’éviter les itérations du projet comme par exemple de devoir refaire un prototype car des problèmes sont survenus lors de la première tentative. Ces étapes peuvent coûter très cher, parfois des dizaines de milliers d’euros. Pour beaucoup de concepteurs ce genre de contrôles n’est pas une habitude, surtout dans les entreprises de taille plus réduite qui risquent ainsi d’être mises hors-jeu dans un marché toujours plus concurrentiel.

La solution PADS Professional répond parfaitement à ce type d’exigence car elle inclut le module HyperLynx DRC. HyperLynx DRC est un logiciel rendant possible ce qui semblait avant impossible : identifier systématiquement et automatiquement les erreurs qu’une inspection visuelle ne pourrait jamais voir.

Avec HyperLynx DRC, PADS Professional aide le concepteur à s’assurer que la conception respecte les contraintes appropriées pour une multitude de règles de conception électriques différentes : intégrité du signal analogique (SI), intégrité des alimentations (PI) et interférences électromagnétiques (EMI).  Plus de 70 règles paramétrables sont présentes pour permettre au concepteur d’identifier et de corriger les violations rencontrées en lieu et place d’une inspection visuelle propice aux oublis et erreurs.

Un cas d’application du DRC

Dans ce chapitre nous verrons un cas d’application réel de l’utilisation d’HyperLynx DRC au sein de PADS Professional. Cet exemple concerne la BeagleBone Black, un ordinateur  monocarte open source à faible consommation produit par Texas Instruments, très apprécié des développeurs et des passionnés d’informatique. La carte est constituée du processeur TI Sitara, de 512 Mb de RAM DDR3 et de 2 GB de mémoire flash ainsi que d’un certain nombre d’interfaces physiques et d’autres fonctionnalités.

Beaglebone Black

La Beaglebone Black

Vérification des règles de base avec HyperLynx DRC dans PADS Professional

Une fois que le projet est chargé dans HyperLynx DRC, une fenêtre de contrôle des analyses montre les règles qui sont divisées en catégories. Pour déterminer lesquelles sont importantes, le concepteur crée une liste d’objets personnalisés pour inclure les signaux liés aux GPIO. Le GPIO (General Purpose Input/Output) est une interface avec des dispositifs et des préférences externes, tant d’input que d’output. Avec l’augmentation de la complexité et de la densité des PCB actuels, rechercher et trouver tous les signaux qui traversent un plan séparé (split plane) est un processus manuel exténuant. Les outils de simulation standards ne contrôlent généralement pas ces situations.

Le problème avec la plupart des outils est que lorsqu’un signal haute vitesse traverse un split plane il peut créer une discontinuité d’impédance sur la piste du signal, ce qui peut entraîner des réflexions, des radiations et des diaphonies indésirables. Quand le concepteur met en oeuvre la règle ‘Nets Crossing Gaps’ dans HyperLynx DRC, il est capable d’identifier facilement quand et où apparaissent ces discontinuités.

La règle Nets Crossing Gaps permet de vérifier que les traces d’un signal dispose d’un plan de référence. Les signaux nécessitent un plan de référence adjacent pour permettre des trajets de courant de  retour continus, réduisant ainsi le risque de rayonnement common-mode.

Il y a généralement des dizaines d’erreurs ce ce type sur les signaux. Pour aider le concepteur à trier, affiner et sélectionner les erreurs, celui-ci dispose d’une synthèse sous la forme d’un tableau de résultats.  La sélection d’une erreur dans ce tableau permet directement la visualisation géographique de celle-ci dans le PCB. Ensuite, il peut décider si l’erreur doit être corrigée ou pas et apporter des modifications si nécessaires.  Cette action peut être menée aussi depuis la fenêtre “Contrôle d’Analyse” de l’outil de layout. En cas de modification, rejouer la vérification permettra de s’assurer de la bonne résolution du problème.

Le concepteur peut de plus exécuter une règle séparée ‘IC-over splits’, qui vérifiera si les composants (type circuit intégré (IC))  ont un plan de référence adéquat en dessous d’eux. Si un IC n’a pas de plan de référence intégré dans son boitier et qu’il ne dispose pas d’un plan de référence au niveau du PCB, alors cela pourrait entraîner un rayonnement en mode commun. Si des cas de CI sans plan de référence sont identifiés, le concepteur peut alors cliquer sur une erreur spécifique et l’outil montrera l’emplacement exacte de l’erreur.

IC over split DRC

L’application de la règle ICs over split

Le DRC des paires différentielles avec HyperLynx

La carte BeagleBone Black a plusieurs paires différentielles à 90 ohms.  Pour les gérer, le concepteur peut utiliser le gestionnaire de contraintes (Constraint Manager)  pour créer un groupe (appelé classe) qui inclura toutes ces paires différentielles. Une fois nommée, les données de cette classe sont automatiquement chargées depuis la définition de classe de contraintes de classes dans PADS Professional. Pour en revenir aux règles concernées, le concepteur peut contrôler l’impédance de ces paires différentielles de 90 ohms.  S’il existe des difficultés pour l’intégrité du signal associées à des inadéquations d’impédance différentielle, le concepteur peut trouver une autre règle d’impédance différente dans la catégorie SI. Cette règle vérifiera si l’impédance reste cohérente pour tous les segments de la piste pour un signal donné.

Une fois les propriétés de la règle configurées correctement, le concepteur peut voir si des erreurs existent. Si des erreurs d’impédance se produisent, cela peut être dû au fait que la règle ait été exécutée à l’aide des paramètres standards prédéfinis. Par exemple, la valeur par défaut d’impédance dans la règle pourrait être de 100 ohms, mais la valeur des paires différentielles dans la carte est de 90 ohms. Le concepteur peut rapidement modifier le paramètre par défaut de HyperLynx DRC, puis exécuter à nouveau la règle. Une fois la règle vérifiée, le concepteur peut passer à une étape suivante.

Positionnement des capacités de découplage

L’un des nombreux défis auxquels sont confrontés les concepteurs consiste à suivre les paramètres de chaque composant. Dans la datasheet du processeur TI utilisé sur la BeagleBone Black, le concepteur devra entre autre, se concentrer sur la section décrivant les exigences des capacités de découplage du processeur. Si les capacités de découplage ne sont pas correctement positionnées, le risque de dysfonctionnement de l’interface DDR3 est élevé. La datasheet indique que la distance maximale autorisée pour les condensateurs de dérivation sur le net VDDS_DDR est de 10mm (400 mils).

Avec ces informations, il est essentiel de revenir sur l’outil DRC et de trouver la règle de positionnement des condensateurs de découplage. Cette règle permet de déterminer s’ils sont placés correctement en accord avec les paramètres appropriés autour de l’IC. S’il existe des erreurs d’emplacement, le concepteur peut sélectionner chacun des composants incriminés. PADS Professional aide le concepteur à détecter l’emplacement de l’erreur par rapport au rayon de placement spécifié.

Analyse de la transition de signal d’une couche à l’autre

La règle « vertical reference plane change » examine les signaux passant d’une couche à une autre. Bien que le changement de plan soit une pratique courante en matière de conception, pour s’adapter à la densité actuelle de la topologie du circuit imprimé, il convient de veiller à réduire le risque de radiation en mode commun. Souvent, les condensateurs ou les “stiching via” sont placés pour permettre un chemin de retour du courant continu. Cette règle détermine si ces conditions sont remplies. Le concepteur exécute la règle dans la liste des objets GPIO définis précédemment afin de spécifier les contraintes pour les changements de plan. En cas d’erreurs, des recherches ultérieures pourraient montrer qu’elles se produisent sur différentes broches  du principal processeur de la carte. La nécessité de remédier à ces erreurs dépendrait du type d’utilisation du processeur et du rôle de ces broches.

Spécifications temporelles pour les signaux à hautes vitesses

La règle suivante exécutée par le concepteur est « delay and links matching ». Les spécifications temporelles des signaux à hautes vitesses timing est extrêmement importante pour un bon fonctionnement, en particulier dans les structures DDR. Si les signaux DDR n’atteignent pas leur destination avec des contraintes de timing adéquates, la mémoire ne fonctionnera pas correctement. Les problèmes de timing se produisent pour une multitude de raisons incluant : le temps de propagation de la ligne de transmission dû au stackup du circuit, les propriétés diélectriques et le routage des signaux. Les problèmes de retard étant souvent dus aux propriétés physiques uniques d’un circuit imprimé, il s’agit d’un paramètre important que le concepteur doit prendre en compte. Les réseaux DDR étant souvent sujets à des problèmes temporels, le concepteur crée une autre liste d’objets contenant les signaux DDR.

Pour cette vérification, le concepteur vérifie la cohérence des délais, la cohérence des longueurs de routage ou les deux. Une des fonctionnalités puissantes de HyperLynx DRC est le calcul automatique des valeurs nécessaires à partir des informations du stackup. En cas d’erreur, PADS Professional montrera en rouge le signal en défaut et en vert le signal de référence.

Intégrité du signal et des alimentations.

HyperLynx DRC a des règles avancées qui aident à identifier les problèmes d’intégrité du signal (SI) et d’alimentation (PI). Dans un projet DDR qui utilise la topologie “fly-by”, la longueur des ‘stub’ est importante pour un fonctionnement correct.

  • La règle ‘Fly-by Topology’ vérifie que les signaux utilisant ce type de routage ont été routés avec les contraintes appropriées. Un aspect à prendre en compte est la diaphonie, car elle peut entraîner de graves erreurs de synchronisation et de fonctionnement. Il est très difficile de la diagnostiquer manuellement sur un circuit imprimé. La règle de topologie fly-by aide le concepteur à identifier la diaphonie indésirable sur les signaux sensibles.
  • La règle ‘Signal Supply’ vérifie les discontinuités entre les plans d’alimentation d’un circuit  intégré et le plan de référence des signaux qui lui sont connectés. Ces types d’erreur peuvent entraîner des rayonnements potentiellement puissants et provoquer des défaillances EMI (interférences électromagnétiques).
  • La règle ‘Power Ground Width’ ​​contrôle la présence de tracés étroits sur les réseaux de masse. Si les pistes d’alimentation et de masse ne sont pas assez larges, le courant résultant peut être insuffisant. Cela peut entraîner une série de problèmes, notamment une alimentation insuffisante des composants et une élévation de température.
  • La règle ‘Filter Placement’ vérifie la présence de filtres à proximité immédiate des broches des connecteurs. Les filtres sont nécessaires pour supprimer les bruits pouvant être présents sur un connecteur afin de protéger les signaux sensibles et d’empêcher les radiations. L’absence ou le mauvais placement des filtres sur les connecteurs peut causer de sérieux problèmes d’EMI.
  • La règle « Return Path » garantit que les signaux testés ont un trajet de retour d’impédance suffisamment faible. Le respect de ce type de règle est important, notamment à cause de l’augmentation des exigences de conception des circuits à grande vitesse et la réduction de la taille du circuit imprimé. Si le courant de retour sur une piste ne passe pas correctement sous le conducteur il pourrait emprunter un chemin imprévu à travers d’autres zones du circuit, ce qui pourrait causer des problèmes d’interférences électromagnétiques.

Dans PADS Professional, le concepteur peut afficher toutes les règles exécutées dans la fenêtre Analysis Control. Les erreurs spécifiques sont décrites plus en détail dans la fenêtre Hazards. Si le concepteur décide d’ignorer une violation, il peut l’accepter en cochant la case correspondante. Il est également possible d’écrire des commentaires sur les risques acceptés afin de suivre facilement les décisions de conception. Le concepteur peut ensuite créer un rapport de toutes les erreurs dans un fichier texte en cliquant sur l’icône « Signaler tous les dangers ».

HyperLynx DRC in PADS Professional

La fenêtre Analysis Control de HyperLynx DRC dans PADS Professional

Succès du premier coup avec HyperLynx DRC

En conclusion, avec PADS Professional et HyperLynx DRC, le concepteur peut être assuré que son projet fonctionnera dès le premier essai en identifiant les erreurs qui seraient difficiles à diagnostiquer en temps normal. Grâce à ces outils, vous évitez de perdre du temps et de l’argent sur des pannes de carte coûteuses et des itérations. Garantir que le circuit imprimé réponde à toutes les attentes en matière de règles électriques avancées est la condition à remplir pour le succès de la première étape de la conception.

Réduire les temps de conception avec le Design Rule Checking (DRC)

Regardez le webinaire à la demande gratuitement

webinar sul Design Rule Checking (DRC)

Dans la conception de circuits imprimés, il est courant que des défauts de conception, souvent difficiles à détecter, dégradent la performance globale du projet et provoquent des défaillances. Mais grâce au Design Rule Checking (DRC), il est possible de vérifier l’intégrité d’un circuit imprimé, à la fois d’un point de vue logique et physique.

Dans ce webinaire Olivier Arnaud parle des fonctionnalités de HyperLynx DRC pour PADS Professional, un système de contrôle personnalisable basé sur des règles électriques pour le PCB layout et l’IC Design.

Share this post:
CadlogPCB Design, qu’est-ce que le Design Rule Checking (DRC), avec un cas pratique d’application